Meta AR/VR专利分享提高光提取效率的uLED微型显示结构

　　在制造Micro LED的过程中，晶圆键合和去除Micro LED晶圆衬底后蚀刻形成的台面结构可能会有向内倾斜的侧壁。另外，Micro LED晶圆的外延层的生长通常是先生长较厚的n型半导体层，然后是有源区和较薄的p型半导体层。

　　因此，Micro LED晶圆通常可以与背板晶圆结合，p型半导体层更靠近背板晶圆，从而使有源区域靠近每个Micro LED的台面结构的底部。所以，从Micro LED中提取在作用区域发射的光的效率可能较低。

　　在名为“Microdisplay architecture with light extraction efficiency enhancement”的专利申请中，Meta提出了一种提高光提取效率的微型显示结构。

　　根据一个实施例，在蚀刻外延层以形成用于Micro LED阵列的单个台面结构后，可将具有内倾斜台面侧壁的台面结构修改为具有向外倾斜侧壁和在向外倾斜侧壁上的反射层。

　　例如，可在内向倾斜的台面侧壁上形成钝化层，在钝化层上和在台面结构之间的区域中沉积介电材料，蚀刻围绕每个台面结构的介电材料以形成围绕台面结构并具有向外倾斜侧壁的腔体，而反射层可在腔体的向外倾斜侧壁形成。

　　同时，可将高折射率材料沉积到所述腔内并沉积在反射层上以围绕所述台面结构。因此，所述蚀刻台面结构可修改为包括所述初始蚀刻台面结构、所述钝化层、所述围绕所述初始蚀刻台面结构的高折射率材料以及所述围绕所述高折射率材料的反射层。

　　所以，Micro LED的改进台面结构可以具有向外倾斜的侧壁，并在其上形成反射层，并且可以在Micro LED的发光侧具有较大的孔径。通过这种方式，可以提高Micro LED的光提取效率。

　　图10B示出用于LED阵列的晶圆到晶圆键合方法。如图10B所示，第一晶圆1002可以包括衬底1004、第一半导体层1006、有源层1008和第二半导体层1010。衬底1004可以包括各种材料。

　　第一半导体层1006、有源层1008和第二半导体层1010可包括各种半导体材料。在一个实施例中，第一半导体层1006可以是n型层，第二半导体层1010可以是p型层。例如，第一半导体层1006可以是n掺杂的GaN层，第二半导体层1010可以是p掺杂的GaN层。有源层1008可包括例如一个或多个GaN层、一个或多个InGaN层、一个或多个AlInGaP层等，并可形成一个或多个异质结构。

　　在一个实施例中，第一晶圆1002同时可以包括键合层。键合层1012可以包括各种材料。键合层1012可以包括p-触点和/或n-触点。在一个实施例中，其它层可以包括在第一晶圆1002上，例如衬底1004和第一半导体层1006之间的缓冲层。缓冲层可以包括各种材料。

　　在一个实施例中，接触层可位于第二半导体层1010和键合层1012之间。所述接触层可包括用于向第二半导体层1010和/或第一半导体层1006提供电接触的任何合适材料。

　　第一晶圆1002可以通过键合层1013和/或键合层1012键合到包括上述驱动电路1011和键合层1013的晶圆1003上。结合层1012和结合层1013可以由相同的材料或不同的材料制成。接合层1013和接合层1012可以基本上是平的。第一晶圆1002可以通过各种方法键合到晶圆1003。

　　如图10B所示，第一晶圆1002可以与第一晶圆1002的p面朝下键合到晶圆1003上。在键合之后，衬底1004可以从第一晶圆1002上移除，然后可以从n面处理第一晶圆1002。

　　图11A-11F说明了使用无对准金属对金属键合和后键合台面形成工艺制造Micro LED器件的方法。

　　图11A示出包括生长在衬底1110上的外延层的Micro LED晶圆1102。衬底可以在特定方向切割以暴露特定平面作为生长面。在一个实施例中，可以在衬底1110上形成缓冲层1112，以改善生长衬底与外延层之间的晶格匹配，从而减少外延层中的应力和缺陷。

　　外延层可包括n型半导体层1114、有源区1116和p型半导体层1118。有源区1116可以包括由阻挡层夹在中间的量子阱层形成的多个量子阱或MQW。外延层可以使用诸如VPE、LPE、MBE或MOCVD等技术在衬底1110或缓冲层1112上逐层生长。

　　在外延生长过程中，在将Mg前驱体引入反应器后，用于掺杂p型半导体层的掺杂剂可能会留在反应器和/或外延表面。

　　因此，如果在含有Mg掺杂剂的p-GaN层生长之后，在富Mg的p-GaN层上生长量子阱层，即使在Mg源关闭后，量子阱层都可能被Mg掺杂剂污染，并可能表现为Mg在后续外延层中的缓慢衰减尾。Mg可以污染MQW层，形成由Mg相关点缺陷、Mg间隙或Mg相关复合物等引起的非辐射复合中心。

　　另外，对于使用MOCVD形成的p型GaN层，掺杂剂可能由于在生长过程中原子氢的掺入和Mg – H复合物的形成而钝化。因此，通常对掺杂剂进行生长后激活以释放可移动的孔。p-GaN层中掺杂剂的激活可以包括在高温下破坏Mg – H键并将H+赶出p-GaN层以激活Mg掺杂剂。

　　p-GaN层中Mg掺杂剂的激活不足可能导致LED器件性能差。如果在有源区和n型层生长之前生长p型GaN层，为了驱逐氢，带正电的H+离子需要扩散穿过p-n结并穿过暴露的n-GaN层。然而，由于p-n结中的耗尽场，带正电的H+离子可能无法通过p-n结从p型层扩散到n型层。

　　另外，氢在n型氮化镓中可能具有更高的扩散势垒，因此与p型氮化镓相比，其扩散率要低得多。所以，氢离子不能通过n型层扩散到n型层暴露的上表面。同时，活化不能在p掺杂之后和有源区生长之前进行，因为随后的生长可以在高压氨存在的情况下进行，以避免在高生长温度下GaN的分解，因此被活化的半导体层可能由于氨的存在而重新钝化。

　　鉴于此，一般来说，在外延层的生长过程中，可以先生长n型半导体层1114。可在有源区1116生长后再生长p型半导体层1118，以避免有源区1116受到污染，并有利于p型半导体层中掺杂剂的活化。

　　图11B示出在p型半导体层1118上形成的反射层1120和键合层1122。反射器层1120可以包括由导电材料形成的分布式布拉格反射器或包括导电过孔。在一个实施例中，反射器层1120可以包括一个或多个子层。

　　在沉积过程中，可以在p型半导体层1118上形成反射层1120。键合层1122可以包括金属层。通过沉积工艺可以在反射层1120上形成键合层1122，并且可以包括一个或多个子层。

　　图11C示出背板晶片1104，其包括具有在其上形成的电路的衬底1130。电路可以包括用于驱动单个Micro LED的数字和模拟像素驱动电路。

　　可在介电层1132中形成多个金属衬垫1134。在一个实施例中，每个金属垫1134可以是用于Micro LED的电极。每个Micro LED的像素驱动电路可以形成在与Micro LED尺寸匹配的区域中，其中像素驱动电路和Micro LED可以共同形成Micro LED显示面板的像素。

　　尽管图11C仅显示在一个介电层1132中的一个金属层中形成的金属衬垫1134，但背板晶圆1104可以包括在介电材料中形成的两个或多个金属层，并通过例如在许多CMOS集成电路中使用的金属通孔相互连接。

　　在一个实施例中，可以执行诸如CMP方法的平面化处理以平面化金属衬垫1134和介电层1132的暴露表面。可在介电层1132上形成键合层1140，并可与金属焊盘1134保持物理和电气接触。

　　图11D示出Micro LED晶圆1102和背板晶圆1104可以键合在一起形成晶圆堆叠1106。Micro-LED晶圆1102和背板晶圆1104可以通过键合层1122和键合层1140的金属对金属键合进行键合。

　　金属间的键合可以基于金属键合层表面的金属原子之间的化学键合。金属-金属键合可包括例如热压缩键合、共晶键合或瞬态液相键合。在键合之后，缓冲层1112和衬底1110可以通过例如蚀刻、反磨或激光提升来减薄或去除，以暴露n型半导体层1114。

　　图11E显示，晶圆堆1106可以从暴露的n型半导体层1114的侧面蚀刻，以形成用于单个Micro LED的台面结构1108。

　　如图11E所示，所述蚀刻可包括通过n型半导体层1114、有源区1116、p型半导体层1118、反射层1120以及键合层1122和1140进行蚀刻，以模拟和电隔离台面结构1108。

　　因此，每个单一台面结构1108可包括n型半导体层1114、有源区1116、p型半导体层1118、反射层1120、键合层1122和1140。为了进行蚀刻，可以在n型半导体层1114上形成蚀刻掩膜层。

　　然后可以通过将光掩模与背板晶片对齐来对蚀刻掩模层进行图像化，使得在蚀刻掩模层中形成的图像化蚀刻掩模可以与金属焊盘1134对齐。因此，可以不蚀刻金属衬垫1134上方的外延层和键合层区域。

　　如图11F所示，在台面结构1108的侧壁上可形成钝化层1150，在钝化层1150上可形成侧壁反射层1152。钝化层1150可包括介电层或未掺杂的半导体层。侧壁反射层1152可以包括，例如，金属(或金属合金。

　　在一个实施例中，台面结构1108之间的空隙可以用介电材料1154和/或金属填充。钝化层1150、侧壁反射层1152和/或介电材料1154可以使用合适的沉积技术形成。

　　在一个实施例中，侧壁反射层1152可以填充台面结构1108之间的间隙。在一个实施例中，可在钝化层1150、侧壁反射层1152和/或介电材料1154沉积之后进行平面化处理。可在n型半导体层1114上形成公共电极层1160，以形成用于Micro LED的n触点和公共阴极。

　　图12A示出了使用图11所示的工艺制造的Micro LED器件1200。Micro LED器件1200的横截面视图如图12A所示。在所示的示例中，Micro LED器件1200可以包括粘合到或以其他方式形成在背板晶圆1210上的Micro LED阵列。

　　背板晶圆1210可包括包括在其上形成的像素驱动电路的衬底。所述像素驱动电路可以包括CMOS电路，例如CMOS晶体管。背板晶圆1210同时可以包括一个或多个介电层和其中形成的金属互连。一个或多个蚀刻停止层可以在两个或多个介电层之间，使得蚀刻介电层以形成介电层中的金属互连可以不蚀刻到另一介电层或在另一介电层中形成的金属互连。

　　包括衬底和外延层堆栈的Micro LED晶圆可通过键合层1212(键合到背板晶圆1210。在键合完成后，可移除Micro LED晶圆的衬底，露出外延层堆叠，并可将外延层堆叠向下蚀刻至键合层1212，形成Micro LED阵列。

　　可以蚀刻键合层1212以形成用于Micro LED阵列的单个电极。Micro LED阵列的每个Micro LED可包括包括反射层1214、p型半导体层1216、有源区1218和n型半导体层1220的台面结构。

　　n型半导体层1220可能比有源区1218和p型半导体层1216厚得多。钝化层1222可沉积在平台结构的侧壁上以电隔离平台结构。可以在钝化层1222上形成反射材料层1224以形成侧壁反射器，并光学隔离单个Micro LED。介电材料122可以沉积在台面结构之间的区域。可以在蚀刻之前或介电材料1226沉积之后在台面结构上形成n接触层1230(。

　　由于平台结构是通过将Micro LED晶圆粘合到背板晶圆1210，去除Micro LED晶圆的衬底以暴露n型半导体层1220，并从n型半导体层1220的侧面蚀刻而形成，因此每个平台结构可以具有相对于z方向向内倾斜的平台侧壁。

　　在有源区域1218中发射的光可以直接通过n型半导体层1220和n接触层1230退出台面结构，或者可以通过反射器层1214和/或反射材料层1224反射，然后通过n型半导体层1220和n接触层1230退出台面结构。

　　部分光可以通过全内反射和/或菲涅耳反射，通过Micro LED的发光表面反射回台面结构。反射回台地结构的部分光可能被台面结构困住并最终被吸收。

　　在其上形成具有反射材料层1224的向内倾斜的台板侧壁和n型半导体层1220的高厚度可使发射光的很大比例被困在台板结构中。因此，从Micro LED中提取在有源区域1218中发射的光的效率可能很低。

　　图12B示出使用零一方法制造的Micro LED器件1202。Micro LED器件1202的横截面视图如图12B所示。在所示的实施例中，Micro LED器件1202可包括粘合到背板晶圆1250上的Micro LED阵列。背板晶圆1250可以包括包括在其上形成的像素驱动电路的衬底。

　　所述像素驱动电路可以包括CMOS电路，例如CMOS晶体管。背板晶圆1250可以包括一个或多个介电层1255(和其中形成的金属互连1252。

　　Micro LED阵列可在Micro LED晶圆上制造，该晶圆包括衬底和外延层堆栈，然后可通过介电层1255和金属互连1252粘结到背板晶圆1210。外延层堆叠可包括生长在衬底上的n型半导体层1260、生长在n型半导体层1260上的有源区1258和生长在有源区1258上的p型半导体层1256。

　　Micro LED阵列可以通过以下方式制备：从p型半导体层1256的侧面蚀刻外延层堆栈以形成台状结构阵列;在台状结构的侧壁上沉积钝化层1262以电隔离台状结构;在钝化层1262上沉积金属反射层1264以光学隔离单个Micro LED;并在p型半导体层1256上形成一个p-接触1254的每个台面结构。

　　所述Micro LED晶圆的衬底可以在键合后移除，以形成如图12B所示的Micro LED器件1202。

　　由于平台结构是从p型半导体层1256的侧面蚀刻形成，因此Micro LED器件1202中的每个平台结构可以在p型半导体层1256的侧面具有较小的面积，而在n型半导体层1260的侧面具有较大的面积。

　　因此，在将Micro LED晶圆与靠近背板晶圆1250的p型半导体层1256粘合到背板晶圆1250上并去除Micro LED晶圆的衬底后，每个平台结构可以具有相对于z方向向外倾斜的平台侧壁。

　　因此与图12A所示的示例相比，从Micro LED中提取在有源区域1258中发射的光的效率可能更高。但当Micro LED晶圆上的Micro LED的间距很小时，可能很难精确地对准背板晶圆并将其与包含单个Micro LED的Micro LED晶圆结合。

　　根据Meta提出的方法，Micro LED器件中具有向内倾斜的台面侧壁的台面结构使用图11的工艺制造，并可以修改为具有向外倾斜的侧壁和在向外倾斜的侧壁上的反射层。

　　例如，可在内向倾斜的台面侧壁上形成钝化层，在钝化层上和在台面结构之间的区域中沉积介电材料，蚀刻围绕每个台面结构的介电材料以形成围绕台面结构并具有向外倾斜侧壁的腔体，而反射层可在腔体的向外倾斜侧壁形成。

　　同时，可将高折射率材料沉积到所述腔内并沉积在反射层上以围绕所述台面结构。因此，所述蚀刻台面结构可修改为包括所述初始蚀刻台面结构、所述钝化层、所述围绕所述初始蚀刻台面结构的高折射率材料以及所述围绕所述高折射率材料的反射层。

　　所以，Micro LED的改进台面结构可以具有向外倾斜的侧壁，并在其上形成反射层，并且可以在Micro LED的发光侧具有较大的孔径。通过这种方式，可以提高Micro LED的光提取效率。

　　图13A-13M举例说明了制造所述Micro LED器件的方法的示例。图13A所示的晶圆堆1300包括以无对准键合工艺键合到Micro LED晶圆上的背板晶圆1310，其中Micro LED晶圆的衬底可在键合后移除。晶圆堆1300可以类似于晶圆堆1106，并且可以按照上述图11 a-11d的方法制造。

　　图13B显示，晶圆堆1300可以如图11E所述蚀刻以形成单独的台面结构1302。由于晶圆堆1300是从n型半导体层1320的侧面蚀刻，因此p型半导体层1316处的每个台面结构1302的面积可能大于n型半导体层1320处的每个台面结构1302的面积。

　　所以，每个台面结构1302的侧壁相对于z方向可以向内倾斜，如图13B所示。

　　如图13C所示，钝化层1322可以保形沉积在台面结构1302上。钝化层1322可以包括例如Al2O3，并且可以沉积在台面结构1302的侧壁和顶面以及台面结构1302之间的区域上。在一个示例中，可以使用ALD将钝化层1322沉积在台面结构1302上。钝化层1322可以在相邻的台面结构中电隔离半导体材料，并且可以对在有源层1318中发射的光透明。

　　图13D显示，介电材料1324可以沉积在钝化层1322上，并可以填充台面结构1302之间的区域。可使用例如CMP工艺将沉积的介电材料1324平面化以形成平顶表面。在一个实施例中，介电材料1324的上表面可与钝化层1322的上表面对齐。

　　如图13E和13F所示，在介电材料1324的平顶表面上可形成图案化掩膜层1326。图13E为具有图案掩膜层1326的结构的截面图，图13F为所述结构的俯视图。图案化掩模层1326可通过涂覆掩模层，并使用例如光刻或电子束光刻技术对掩模层进行图案化来形成。

　　图13G和13H表明电介质材料1324可以使用图案化掩膜层1326蚀刻。图13G为蚀刻后形成的结构的截面图，图13H为结构的俯视图。

　　由于图案化掩模层1326的特征可以具有锥形的侧壁和/或介质材料1324可以使用倾斜的蚀刻工艺蚀刻，因此在通过蚀刻工艺去除介质材料1324的区域中形成的腔1328可以具有具有侧壁相对于z方向向外倾斜的锥形形状。

　　图13I和13J表明，在介电材料1324的表面上可以去除图案掩膜层1326，形成反射金属层1330。图13I为所形成结构的截面图，图13J为结构的俯视图。围绕台面结构的反射金属层1330可以形成凹形反射器。

　　图13K和13L表明，高折射率材料1332可以沉积到空腔1328中。图13K为所形成结构的截面图，图13L为所形成结构的俯视图。对于可见光，高折射率材料1332可具有大于例如约1.75的折射率。在一个实施例中，高折射率材料1332可具有等于或大于用于可见光的台面结构的外延层的折射率。高折射率材料1332可以沉积在图13I所示的结构上，然后可以使用例如CMP进行平面化。

　　所沉积的高折射率材料1332可具有与反射金属层1330接触的向外倾斜的外侧壁。如图13K所示，用于每个Micro LED的改进的平台结构可包括在外延层、钝化层1322、高折射率材料1332和反射金属层1330中形成的初始平台结构，并且可具有与Micro LED器件1202中相同的向外倾斜的侧壁。

　　如图13M所示，可以去除台面结构顶部的钝化层1322以暴露n型半导体层1320，并且可以在暴露的n型半导体层1320和高折射率材料1332上沉积透明导电层1334以形成Micro LED的共阴极。

　　任选地，微透镜1336阵列可以在沉积在透明导电层1334上的介电材料中形成。微透镜1336阵列可用于提取和准直由Micro LED发出的光。每个微透镜1336的宽度可以小于或等于Micro LED的间距。

　　名为“Microdisplay architecture with light extraction efficiency enhancement”的Meta专利申请最初在2022年2月提交，并在日前由美国专利商标局公布。